平行試驗中的站點間差異

從晶圓 測試到系統級測試，並行測試執行能帶來顯著效益，包括降低成本，但實際情況絕非您向管理層展示的那張 PowerPoint 簡報那般簡單。

隨著待測試點的數量增加，或是老化爐或系統級測試模組中的插槽數量增加，所產生的熱電挑戰需要透過工程技術來加以平衡。

此外，還需投入工程資源來管理測試艙的資源。

如今，隨著測試數據由系統進行管理，對這些數據的分析使工程團隊和生產現場能夠同時管理晶片／單元的合格／不合格標準，以及支援多站點測試的測試單元組件。

選擇多站點測試解決方案時應注意哪些要點

目標始終是讓流程盡可能簡便——工程投入少、量產週期短——以便在所有業務領域中輕鬆部署多站點解決方案。

各細分市場的多站點測試趨勢

射頻 / 毫米波

• 消費者：8至16個以上網站
• 毫米波：2-4（受探頭頭部限制）

對於射頻（RF）與毫米波（mmWave）測試而言，測試靈敏度的持續提升以及頻率的不斷升高，構成了獨特的挑戰。其中部分挑戰源於行動應用裝置功耗持續降低，這使得被測裝置（DUT）的接收（Rx）測試必須具備更高的精準度與靈敏度。此外，連線技術中頻寬更寬的調變標準，也要求進行更精確的誤差向量幅度（EVM）測量。這些更為敏感的測量，意味著在測試過程中，系統對任何通道間差異或交互作用的敏感度也隨之提高。

針對射頻（RF）應用，其中一種解決方案是對通往被測裝置（DUT）介面板的訊號路徑進行強力屏蔽，並確保其性能極為精準且經過校準控制——裝置介面板正是需要特別謹慎考量之處。 另一種 RF 訊號傳輸方法是讓纜線能緊鄰每個被測裝置 (DUT) 位置進行連接，如此一來，工作重點便能集中於印刷電路板 (PCB) 上通往探針頭或插座的最後約 3 英吋路段的最佳設計。雖然必須使用支援此區段去嵌入因子的儀器，但這取決於每個介面是否已進行適當的特性分析。

隨著頻率、測試精度及射頻訊號數量的增加，如何在不造成訊號劣化或干擾的情況下，將訊號路徑引導至陣列內部連接，已成為一項挑戰。在此情境下，具備先進的 PCB 設計知識，甚至考量製程變異性，對於成功至關重要。針對更高的毫米波頻率，還需考量新的因素，例如與金屬結構（例如插座）的距離。

數位

• MCU：約 16 至 4K
• 進階數位：1/2/4 至 16

在數位裝置領域中，存在著多種不同的裝置類型——從具備大量引腳的微控制器（MCU）和行動處理器，到尖端的先進數位處理器（xPU、AI、網路裝置）。

就先進數位裝置而言，由於規模經濟效應，行動應用處理器（MAP）的測試點數仍居首位。由於市場間的測試策略各異，因此目前的測試點數範圍介於 6 至 16 個之間。

最新的高效能運算設備在測試過程中（通常為掃描測試）會產生極高的瞬態功率。這些設備體積龐大，有時從單一測試點開始，但最終會擴展至 2 至 4 個測試點。當今多點測試面臨的主要挑戰在於能否提供穩定且高品質的供電，以及相應地控制各測試點的溫度。

為提升電源效率而進行的 Vmin 微調，是行動裝置與資料中心應用中的關鍵測試項目。關鍵核心電源在各測試站點間的任何波動，都可能導致數毫伏的差異，這不僅會顯著影響最終的裝置電源效率，亦會影響測試良率。確保各站點間的一致性，是配置裝置介面板（DIB）旁路電容及相關低阻抗驅動/回流走線的關鍵。 在泰瑞達（Teradyne）的UltraFLEXplus，Broadside 應用介面確保 DIB 電路所需的大面積 PCB 區域被配置在儀器連接點與被測裝置（DUT）之間（而非被推至 PCB 邊緣），這確實能實現各測試點間的「複製貼上」佈局，從而確保佈局的一致性。 這種簡便性不僅能為測試工程師節省 DIB 設計時間，更重要的是，它避免了因多站點問題導致的調試時間延長——甚至更糟的是，因站點間設計問題而必須重新設計 DIB 的風險。

掃描資料量的持續增加（以及隨之而來的測試時間延長），正推動業界轉向採用高速序列掃描方法。這將促使業界重新聚焦於通往被測裝置（DUT）的整個訊號路徑上的訊號品質，頻寬範圍將擴展至 5 至 16 Gbps。各測試點間的訊號品質差異，可能會導致因測試圖案重試而延長測試時間，甚至更嚴重地影響測試良率。在此情況下，兼具最佳儀器訊號品質與各測試點介面一致性將是關鍵所在。 此外，自動測試設備（ATE）系統亦需進行調整，以因應更高的資料頻寬並維持多站點的吞吐量效率，具體如下：

微控制器（MCU）則有稍有不同的考量：

汽車多點測試解決方案必須同時應對多重挑戰：包括對 DIB 電路面積的極高需求、日益增加的功率需求以及更精確的測試要求，同時還須滿足終端市場安全因素所要求的最高品質標準。

複雜類比積體電路的大電流測試，特別容易因回流電流管理不當而受到多點交互作用的影響。要將 DIB 設計難題降至最低，關鍵在於使用具備專用「低驅動」訊號路徑的真正浮地式儀器。隨著 GaN 和 SiC 技術的發展，電壓與電流瞬變現象日益加劇，這將使該挑戰持續增加。

其他一些關鍵測試對佈局變動較為敏感，例如漏電流、漏電流變化、Iddq 以及時序測試。漏電流變化測試（在應力測試前後進行）是一項關鍵的品質測試，其高精度至關重要。 任何佈局錯誤都可能導致測試需依晶片位置進行序列化（每項測試將因此增加數百毫秒的耗時），或造成重新設計與量產PCB所需的額外成本與時間。

另一項關鍵測試是 RDSon。最新的先進電壓調節器需要在 40 至 100 安培的負載下，精確測量 20 毫伏的電平。任何微小的元件間相互作用都可能影響這項敏感的測試。

現代電動車的電池管理系統（BMS）正將自動測試系統（ATE）的精度要求推向前所未有的高度，尤其在高通道數、高測試點數的應用中更是如此。要為這些設備提供經濟實惠的解決方案，關鍵在於能夠在存在高共模電壓的情況下，仍以高精度且低雜訊的方式向被測設備（DUT）提供刺激信號。

如同泰瑞達（Teradyne）的ETS 系統那樣，應用範圍最廣的浮動儀器架構與 DIB 介面，能夠在多個據點間一致地實現最佳實踐方案。

摘要

總而言之，推動更高階多點測試的經濟動機依然存在。與近幾代產品相同的多點測試挑戰依然存在，且將持續演進至更高層級的技術複雜度。 多數挑戰集中在裝置介面領域，範圍涵蓋從測試儀器的 DIB 連接至裝置連接的各個環節。雖然不同裝置類別面臨的具體介面挑戰各有特色，但這些挑戰往往都要求測試工程師將知識與專業技能進一步延伸至 PCB 佈局領域。最優秀的測試系統將妥善處理所有其他多點測試因素，並使高階多點測試解決方案的實施變得快速且簡便。