泰瑞達與西門子將基於 PCIe 的串流掃描網路測試技術引入UltraFLEXplus | 泰瑞達
← 返回部落格首頁

泰瑞達與西門子攜手推出基於 PCIe 的串流掃描網路測試方案UltraFLEXplus

透過將西門子 Tessent Silicon Executable 整合至 UltraPort 伺服器及 IG-XL 軟體中,泰瑞達為客戶提供了一條受支援的途徑,使其能透過裝置現有的高速介面傳輸 Streaming Scan Network 內容。 

每一代人工智慧與資料中心晶片,都帶來更多的邏輯閘、更多核心,以及更多必須傳送至裝置進行測試的掃描內容。基於小晶片(chiplet)的封裝技術更使情況複雜化,因為每個晶粒都有其專屬的測試需求與測試圖案。DFT(可測試性設計)與測試工程團隊需要更完善的解決方案,才能將測試內容以足夠快的速度傳送至裝置,從而將測試時間與測試成本控制在合理範圍內。 

其中一種解決方案是西門子的 Tessent Streaming Scan Network,該技術將掃描資料分封為封包,以便高效傳輸並在各核心間共享。Tessent In-System Test 則在此基礎上進一步發展,新增了一個晶片內控制器,該控制器可透過標準 AXI 匯流排接收確定性測試模式,這意味著測試內容可透過裝置原本就具備的功能性介面(例如 PCIe 或 USB)傳入,而非透過專用的測試埠。 

圖 1:系統內測試控制器(ISTC)。來源:Teradyne

將此方法與泰瑞達(Teradyne)的UltraFLEXplus結合使用,可形成一套整合解決方案,善用測試工程師現已熟悉的程式設計模型。 泰瑞達已將西門子 Tessent Silicon Executable 整合至 UltraPort 伺服器,以及UltraFLEXplus 上的IG-XL 軟體中。在 Tessent 殼層流程中產生的內容,會透過 UltraPort 經由裝置自身的 PCIe 介面傳送至裝置,而測試的設定、執行與除錯則在標準的 IG-XL 程式設計模型內進行。故障資料以 Tessent 診斷生態系統現有支援的格式回傳,因此既有的良率與故障分析流程可直接沿用。 

圖 2:在 UltraPort 伺服器上執行的 Tessent Silicon 可執行檔。來源:Teradyne

泰瑞達(Teradyne)與西門子 EDA 自 2000 年起便開始共同開發解決方案,當時內建自測(BIST)技術首次與自動測試設備(ATE)結合。 2019年,兩家公司透過Tessent ATE-Connect與泰瑞達的PortBridge,簡化了在自動測試設備(ATE)上的矽片啟動與除錯流程。近期,雙方合作則聚焦於在UltraFLEXplus 上執行「串流掃描網路」(Streaming Scan Network)內容。每個階段都遵循相同的原則:可測試性設計(DFT)決策與測試執行,不應是兩個不同團隊相隔數月才分別進行的獨立討論。  

對於採用透過高速介面連接的 SSN 的團隊而言,實際的優勢在於連續性與技術支援。單一程式設計模型可貫穿從工程調試到量產的整個過程。設計階段建立的模式與診斷流程,在測試階段仍可繼續使用。當需要處理問題時,硬體、嵌入式軟體以及兩者之間的整合,皆會作為一個穩健的解決方案獲得全面支援。 

透過此解決方案: 

  • 掃描內容透過裝置原本就具備的高頻寬介面傳輸,因此即使測試樣本數量增加,測試時間仍能維持在合理範圍內。  
  • 系統啟動與除錯的進度會更快,因為可以在產生這些模式的同一個流程中對其進行修補並重新執行,且故障資料會以診斷工具已能讀取的格式傳回。  
  • 確定性 EDT 模式可應用於 ATE、SLT 及系統內測試,因此當出現新的故障模型時,即可更新模式內容。  
  • 設計團隊在 Tessent 中已完成的 DFT 工作,將延續至測試機、測試平台,並融入系統中;當需要支援時,僅需聯繫一個窗口即可。 

人工智慧的快速發展,已改變了測試策略必須考量的因素。裝置體積更大、功耗更高,且越來越多是由微晶片(chiplets)組裝而成;在此結構中,單一性能較差的晶片,便可能危及價值遠高於其自身數倍的封裝。 決定測試成本的決策,如今已提前至設計流程中進行——在裝置送上測試機之前,團隊便需選定 DFT 架構。這種「左移」趨勢,使得設計生態系與測試生態系的緊密對接變得至關重要。當 DFT 工具與測試平台採用相同的介面進行設計時,團隊在設計端所做的努力便能直接轉化為量產能力,而從架構決策到通過測試的矽片之間的路徑也將保持短暫。 

 馬修·諾爾斯博士是 現任 泰瑞達(Teradyne)的產品策略師 ,負責半導體測試 以及 EDA 生態系統賦能 。近三十年間,他曾在 擔任過技術、產品及領導職務。 加入泰瑞達之前,他曾於新思科技(Synopsys)領導測試與生產分析產品管理團隊,並曾於 Tessent 良率學習部門負責產品管理。此前,他曾擔任 資深 產品與工程職務於 Thermo 費雪、 Zygo、ESI 及 Intel 擔任資深產品與工程職務。 Matt 持有凱洛格高管教育課程(Kellogg Executive Education)頒發的產品策略認證,以及 Pragmatic Marketing 三級認證。 馬特 取得 科羅拉多大學物理化學博士學位,並曾發表關於 計量學、 良率、診斷、故障分析 及先進封裝等領域發表了研究成果。

 


訂閱泰瑞達部落格