테라다인은 ‘Siemens Tessent Silicon Executable’을 UltraPort 서버 및 IG-XL 소프트웨어에 통합함으로써, 고객들이 자사 장치에 이미 탑재된 고속 인터페이스를 통해 스트리밍 스캔 네트워크(Streaming Scan Network) 콘텐츠를 전송할 수 있도록 지원하는 방안을 제공하고 있습니다.
AI 및 데이터 센터용 반도체는 세대가 바뀔 때마다 더 많은 논리 회로, 더 많은 코어, 그리고 테스트를 위해 디바이스에 전달되어야 하는 더 많은 스캔 콘텐츠를 포함하게 됩니다. 치플릿 기반 패키지는 각 다이가 고유한 테스트 요구 사항과 테스트 패턴을 가지고 있기 때문에 이러한 문제를 더욱 복잡하게 만듭니다. DFT 및 테스트 엔지니어링 팀은 테스트 시간과 비용을 적정 수준으로 유지하기 위해 콘텐츠를 디바이스에 충분히 빠르게 전달할 수 있는 더 나은 솔루션이 필요합니다.
이러한 솔루션 중 하나가 지멘스(Siemens)의 ‘Tessent Streaming Scan Network’로, 이 기술은 스캔 데이터를 패킷화하여 효율적으로 전송하고 코어 간에 공유할 수 있게 해줍니다. ‘Tessent In-System Test’는 이를 기반으로, 표준 AXI 버스를 통해 결정론적 패턴을 수신하는 온칩 컨트롤러를 추가한 기술입니다. 즉, 테스트 콘텐츠가 전용 테스트 포트를 통하지 않고도 PCIe나 USB와 같이 디바이스가 이미 갖추고 있는 기능적 인터페이스를 통해 전달될 수 있습니다.
그림 1: 시스템 내 테스트 컨트롤러(ISTC). 출처: Teradyne
테라다인 ( Teradyne) 의 울트라포트( UltraFLEXplus ) 에 이 접근 방식을 적용하면, 테스트 엔지니어들이 이미 사용하고 있는 프로그래밍 모델을 활용하는 통합 솔루션을 구현할 수 있습니다. 테라다인은 지멘스(Siemens)의 테센트 실리콘 익제큐터블(Tessent Silicon Executable)을 UltraPort 서버와 UltraFLEXplus의 IG-XL 소프트웨어에 통합했습니다. 테센트 셸(Tessent shell) 흐름에서 생성된 콘텐츠는 UltraPort를 통해 디바이스 고유의 PCIe 인터페이스로 전송되며, 테스트는 표준 IG-XL 프로그래밍 모델 내에서 설정, 실행 및 디버깅됩니다. 오류 데이터는 테센트 진단 생태계가 이미 사용하는 형식으로 반환되므로, 기존 수율 및 오류 분석 흐름을 그대로 이어갈 수 있습니다.
그림 2: UltraPort 서버에서 실행 중인 Tessent Silicon Executable. 출처: Teradyne
테라다인(Teradyne)과 지멘스 EDA(Siemens EDA)는 2000년, 내장 자가 테스트(BIST)가 자동 테스트 장비(ATE)와 처음 결합된 이래로 공동 솔루션을 개발해 왔습니다. 2019년에는 두 회사가 ‘테센트 ATE-커넥트(Tessent ATE-Connect)’와 테라다인의 ‘포트브리지(PortBridge)’를 통해 ATE(자동 테스트 장비) 상에서의 실리콘 초기 가동 및 디버깅 과정을 간소화했습니다. 최근에는 ‘테라다인 테크놀로지 플랫폼( UltraFLEXplus)’에서 스트리밍 스캔 네트워크(Streaming Scan Network) 콘텐츠를 실행하는 데 주력해 왔습니다. 각 단계는 모두 동일한 원칙을 따랐습니다. 즉, 테스트를 고려한 설계(DFT) 결정과 테스트 실행은 서로 다른 두 팀이 수개월 간격을 두고 별도로 논의해서는 안 된다는 것입니다.
고속 인터페이스를 통해 SSN을 도입하는 팀의 경우, 실질적인 이점은 연속성과 지원입니다. 하나의 프로그래밍 모델로 엔지니어링 초기 구축 단계부터 양산 단계까지 일관되게 진행할 수 있습니다. 설계 단계에서 확립된 패턴과 진단 흐름은 테스터 단계에서도 그대로 활용할 수 있습니다. 또한 문제가 발생했을 때 하드웨어, 임베디드 소프트웨어, 그리고 이 둘 간의 통합이 하나의 견고한 솔루션으로 지원됩니다.
이 솔루션을 사용하면:
- 스캔 데이터는 기기가 이미 갖추고 있는 고대역폭 인터페이스를 통해 전송되므로, 패턴 양이 증가하더라도 테스트 시간을 적정 수준으로 유지할 수 있습니다.
- 패턴을 생성한 동일한 흐름 내에서 해당 패턴을 수정하고 다시 실행할 수 있으며, 오류 데이터가 진단 도구가 이미 읽을 수 있는 형식으로 반환되기 때문에 시스템 초기화 및 디버깅 작업이 더 빠르게 진행됩니다.
- 결정론적 EDT 패턴은 ATE, SLT 및 시스템 내부에서 적용될 수 있으므로, 새로운 결함 모델이 등장함에 따라 패턴 내용을 업데이트할 수 있습니다.
- 디자인 팀이 테센트(Tessent)에서 이미 수행한 DFT 작업은 테스터, 벤치, 그리고 시스템 단계로 이어지며, 지원이 필요할 때 한 곳만 찾으면 됩니다.
AI 인프라 확충으로 인해 테스트 전략이 고려해야 할 사항이 달라졌습니다. 디바이스는 더 커지고 전력 소모량도 증가했으며, 점점 더 많은 경우 치플릿(chiplets)으로 조립되고 있는데, 이때 단 하나의 취약한 다이가 그 자체 가치보다 몇 배나 더 비싼 패키지 전체를 위험에 빠뜨릴 수 있습니다. 테스트 비용을 결정하는 요소들은 설계 흐름의 초기 단계에서, 즉 장치가 테스터에 도달하기 훨씬 전에 DFT 아키텍처를 선택하는 팀에 의해 결정되고 있습니다. 이러한 ‘좌측 이동(shift left)’으로 인해 설계 생태계와 테스트 생태계가 얼마나 긴밀하게 연계되는지가 매우 중요해졌습니다. DFT 툴과 테스트 플랫폼이 동일한 인터페이스로 설계될 때, 설계 팀이 수행한 작업은 생산 능력으로 직접 전환되며, 아키텍처 결정부터 테스트를 거친 실리콘에 이르기까지의 과정이 단축됩니다.
매튜 놀스 박사는 테라다인의 테라다인(Teradyne)의 제품 전략가이며 에서 근무하며, 반도체 테스트 및 EDA 생태계 지원 를 담당하고 있습니다. 그는 지난 30년 가까이 반도체 업계 전반에서 기술, 제품 및 리더십 관련 직책을 역임해 왔습니다. 다양한 기술, 제품 및 리더십 직책을 역임해 왔습니다. 테라다인에 합류하기 전에는 시노프시스(Synopsys)에서 테스트 및 생산 분석 분야의 제품 관리를 총괄했으며, 테센트(Tessent)와 수율 학습(Yield Learning) 부문을 이끌었습니다. 그 이전에는 고위 제품 및 엔지니어링 직책을 맡았으며, Thermo 피셔, Zygo,, ESI 및 인텔에서 근무했습니다. 매트는 켈로그 경영자 교육 과정(Kellogg Executive Education)의 제품 전략 과정 수료증과 프래그매틱 마케팅(Pragmatic Marketing) 레벨 III 자격증을 보유하고 있습니다. 매트 은 콜로라도 대학교에서 물리화학 박사 학위를 취득했으며, 계측학, 수율, 진단, 고장 분석 및 첨단 패키징에 관한 논문을 발표했습니다.