本プレゼンテーションでは、TeradyneUltraFLEXplus UFP）プラットフォームを用いたAPクラスチップの開発およびテストにおいて採用された戦略の概要を説明します。当プロジェクトでは、先進的な技術を活用してチッププロービング（CP）と最終テスト（FT）のプロセスを統合し、効率と品質の向上を実現しています。まず、UFPプラットフォーム上で高サイト数テストを可能にする技術的進歩について検討します。 本セクションでは、UltraFLEXplus 新しいPACEアーキテクチャを活用し、高サイト数におけるロードボード設計の課題に対処する方法について紹介します。これにより、各サイトの並列テスト効率（PTE）も確保されます。さらに、CPフローのテストカバレッジを拡大する方法についても議論します。これには、CPビニングにおけるサイトの一貫性を確保するための戦略や、メモリBISTなどを活用してFTからCPへより多くのテストを移行させる戦略などが含まれます。また、本プロジェクトにおけるMIPIスイッチの実装についても重点的に解説します。

第2章では、堅牢なIPライブラリ、共通コード、特性評価、およびEfuse CBBの開発を通じて、品質と効率の向上に焦点を当てます。また、IGリンク、Git、DevOpsプラクティスの統合に加え、STDF解析ツール、Shmoo結果解析ツール、テストプログラム情報抽出ツールなどのカスタムツールについても解説します。 最後に、コストへの影響を分析します。これには、システムオンチップ（SoC）製品における一般的なテスト時間短縮（TTR）戦略、高サイト数テストによる経済的メリット、およびCPフローのテストカバレッジ拡大による費用対効果が含まれます。