最近の業界のトレンドは、複数のチプレットを単一のパッケージに統合してシステムを構築する方向へと移行しています。本論文では、マルチダイ・チプレット・パッケージングの文脈において、スキャン・テストにおける革新的なアプローチである「Tessent Streaming Scan Network（SSN）」の応用について考察します。SSNは、スキャンピンの数を削減することでコアの並行テストを可能にし、それによってテスト時間とスキャンデータ量の両方を削減します。

本調査では、顧客が新デバイスのCPUダイにSSNの導入を開始しつつ、DDRおよびPCIeダイについては従来のスキャンテストを維持しているケースに焦点を当てています。このシナリオでは、複数の時間領域におけるチャネル割り当て（異なるダイがスキャンテストのために同時に動作する場合）、スキャンベクトルメモリの計算、および測定器間でのスキャンビット割り当てのバランス調整など、いくつかの課題が生じます。 また、ハードウェア設計においても、特にSSNが高速（300MHz）で動作する場合、慎重な検討が必要となります。 トレース長、トレース幅、50オーム終端などの要因を効果的に管理する必要があります。本論文ではさらに、機能的なベクトル圧縮（フレキシブル・スキャン・ピン）によるベクトルメモリの最適化の可能性についても実証します。最後に、障害発生時にSSNのスティッキービットの状態を出力するプロセスについて論じます。本論文は、マルチダイ・チプレット・パッケージングの文脈におけるSSNの実用的な適用と最適化について、有益な知見を提供することを目的としています。